2026年以来，上海交通大学先进通信集成电路（ACE）课题组在王辉副教授带领下取得系列重要进展，全年共有4篇论文发表于集成电路领域国际顶级期刊JSSC。团队面向高速有线、无线互连核心需求，聚焦先进通信接口芯片关键难题，围绕高性能锁相环、宽带频率合成、高精度低功耗频率基准及全集成频率管理芯片等方向开展攻关，构建起覆盖高速 SerDes/IO 接口、高能效射频收发机、高性能频率合成与电源管理的系统性研究布局。该系列成果彰显了课题组在高性能通信集成电路领域持续的原创创新能力，也是团队在频率产生与管理芯片方向取得的重要阶段性突破。

王辉副教授团队（ACE实验室）围绕高速有线与无线互连芯片领域取得系列重要突破

《IEEE Journal of Solid-State Circuits》（JSSC）是集成电路设计领域具有国际重要影响力的顶级学术期刊，主要发表集成电路领域具有创新性和技术先进性的研究成果。2026年，团队研究成果覆盖频率产生、频率合成、频率基准和系统级频率管理等多个关键环节，形成了具有内在技术关联的系列创新成果，相关成果简介如下：

围绕高速有线与无线互连芯片领域取得的系列研究成果

1. 创新宽带锁相环架构，突破高速接口低抖动时钟产生技术。

针对高速有线互连系统对低抖动、宽环路带宽和高能效时钟产生电路的迫切需求，课题组提出带宽增强型亚采样锁相环（BASS-PLL）架构。该研究通过创新的环路设计与带宽增强技术，在采用环形振荡器的条件下，实现了超过参考频率30%的环路带宽，并在3 GHz工作频率下实现−247.9 dB的最差参考频率品质因数（FoMREF），有效改善了传统锁相环在带宽、抖动和功耗之间的性能制约，为下一代高速接口芯片提供了高性能时钟产生方案。

论文链接：https://ieeexplore.ieee.org/document/11285585

2. 提出恒定带宽过采样锁相环，提升高性能频率合成能力。

针对过采样锁相环中采样增益变化对环路带宽和稳定性的影响，课题组提出一种基于恒定增益过采样器的恒定带宽过采样锁相环架构。通过结合双边沿与单边沿采样的电容充放电相位插值技术，实现过采样增益的精确控制，有效提升环路带宽的一致性和频率合成性能，为高速通信系统中低抖动、高稳定性频率合成电路提供了新的实现方案。

论文链接：https://ieeexplore.ieee.org/document/11297815

3. 突破高精度低功耗频率基准技术，提升通信芯片长期工作稳定性。

针对全集成通信芯片对片上频率基准在宽温度范围和长期工作条件下的精度与稳定性要求，课题组提出电容调制RC时间常数技术及芯片间误差消除技术，并引入预老化设计方法，显著改善频率基准的温度特性和长期稳定性。基于标准CMOS工艺实现的16 MHz频率基准芯片，在−40°C至85°C范围内实现±125 ppm的频率精度，展示了高精度、低功耗、易于集成的片上频率基准技术，为通信芯片长期可靠运行提供了重要支撑。

论文链接：https://ieeexplore.ieee.org/document/11488735

4. 研制全集成频率管理芯片，实现从核心电路创新到系统级集成的突破。

在高性能锁相环和频率基准技术积累的基础上，课题组进一步面向先进通信系统对高集成度、高精度频率管理的需求，研制了基于标准CMOS工艺的1.8–3.0 GHz全集成频率管理模块。该芯片将频率基准、频率锁定环、校准电路、Delta-Sigma调制器及多相位时钟产生电路等集成于单芯片，实现从频率基准、频率合成到时钟管理的高度集成。在−40 °C至95 °C的宽温度范围内，芯片频率误差达到−47/+42 ppm；经过加速老化测试后，频率误差仍控制在−150/+70 ppm以内，为高性能通信系统提供了高精度、高可靠的全集成频率管理解决方案。

论文链接：https://ieeexplore.ieee.org/document/11460208

上述系列工作从底层电路创新出发，实现了从核心电路突破到系统级集成的贯通，为高速SerDes/IO接口、高能效射频收发机、高性能频率合成与电源管理提供了可落地的高性能芯片方案。这些成果体现了课题组在高性能通信集成电路领域持续的原创创新能力，面向产业界高密度通信与高速率无线收发需求，可为高密度互联、宽带无线收发及多通道频率管理提供低抖动、低功耗、高集成度的芯片支撑，同时在第六代移动通信、量子科技、脑机接口等未来产业方向具有广泛应用前景。

王辉，bw西汉姆联中文副教授，聚焦高性能模拟及射频集成电路研发工作10余年。本科毕业于上海交通大学微电子专业，获美国加州大学圣迭戈分校电子工程博士学位，在美国斯坦福大学从事博士后研究，后在美国高通技术公司（Qualcomm Technologies）任职5年，主导新型无线互连技术在Snapdragon 8芯片中的应用开发。目前已在ISSCC、JSSC等集成电路领域国际重要期刊和顶级学术会议发表论文40余篇，多篇论文获得最佳论文提名，并拥有4项已授权美国专利。担任IEEE Transactions on Very Large Scale Integration Systems（TVLSI）期刊客座编辑，并担任IEEE Custom Integrated Circuits Conference（CICC）技术程序委员会委员。其学术研究经历覆盖国际知名高校与科研机构，为团队开展面向实际应用需求的高性能芯片设计和原创性技术研究奠定了坚实基础。